這種并/串轉換方法由于不涉及信號的編解碼,結構簡單,效率較高,但是需要收發端進行精確的時鐘同步以控制信號的復用和解復用操作,因此需要專門的時鐘傳輸通道,而且串行信號上一旦出現比較大的抖動就會造成串/并轉換的錯誤。
因此,這種簡單的并/串轉換方式一般用于比較關注傳輸效率的芯片間的短距離互連或者一些光端機信號的傳輸中。另外,由于信號沒有經過任何編碼,信號中可能會出現比較長的連續的0或者連續的1,因此信號必須采用直流耦合方式,收發端一旦存在比較大的共模或地噪聲,會嚴重影響信號質量,因此這種并/串轉換方式用于電信號傳輸時或者傳輸速率不太高(通常<1Gbps),或者傳輸距離不太遠(通常<50cm)的場合。 數字信號帶寬、信道帶寬、信息速率、基帶、頻帶的帶寬;HDMI測試數字信號測試眼圖測試
為了提高串行數據傳輸的可靠性,現在很多更高速率的數字接口采用對數據進行編碼后再做并/串轉換的方式。編碼的方式有很多,如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等,下面以當下流行的ANSI8b/10b編碼為例進行介紹。
在ANSI8b/10b編碼方式中,8bit的數據先通過相應的編碼規則轉換成10bit的數據,再進行并/串轉換;接收端收到信號后先把串行數據進行串/并轉換得到10bit的數據,再通過10bit到8bit的解碼得到原始傳輸的8bit數據。因此,如果發送端并行側的數據速率是8bit×100Mbps,通過8b/10b編碼和并/串轉換后的串行側的數據速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發明,后來成為ANSI標準的一部分(ANSIX3.230-1994,clause11),并在通信和計算機總線上廣泛應用。表1.1是ANSI8b/10b編碼表的一部分,以數據0x00為例, 通信數字信號測試數字信號是由“0”和“1”。
為了保證接收端在時鐘有效沿時采集到正確的數據,通常都有建立/保持時間的要求,以避免采到數據線上跳變時不穩定的狀態,因此這種總線對于時鐘和數據線間走線長度的差異都有嚴格要求。這種并行總線在使用中比較大的挑戰是當總線時鐘速率超過幾百MHz后就很難再提高了,因為其很多根并行線很難滿圖1.15并行總線的時鐘傳輸足此時苛刻的走線等長的要求,特別是當總線上同時掛有多個設備時。為了解決并行總線工作時鐘頻率很難提高的問題,一些系統和芯片的設計廠商提出了嵌入式時鐘的概念。其思路首先是把原來很多根的并行線用一對或多對高速差分線來代替,節省了布線空間;然后把系統的時鐘信息通過數據編碼的方式嵌在數據流里,省去了專門的時鐘走線。信號到了接收端,接收端采用相應的CDR(clock-datarecovery)電路把數據流中內嵌的時鐘信息提取出來再對數據采樣。圖1.16是一個采用嵌入式時鐘的總線例子。
數字信號的建立/保持時間(Setup/HoldTime)
不論數字信號的上升沿是陡還是緩,在信號跳變時總會有一段過渡時間處于邏輯判決閾值的上限和下限之間,從而造成邏輯的不確定狀態。更糟糕的是,通常的數字信號都不只一路,可能是多路信號一起傳輸來一些邏輯和功能狀態。這些多路信號之間由于電氣特性的不完全一致以及PCB走線路徑長短的不同,在到達其接收端時會存在不同的時延,時延的不同會進一步增加邏輯狀態的不確定性。
由于我們感興趣的邏輯狀態通常是信號電平穩定以后的狀態而不是跳變時所的狀態,所以現在大部分數字電路采用同步電路,即系統中有一個統一的工作時鐘對信號進行采樣。如圖1.5所示,雖然信號在跳變過程中可能會有不確定的邏輯狀態,但是若我們只在時鐘CLK的上升沿對信號進行判決采樣,則得到的就是穩定的邏輯狀態。 數字信號有哪些出來方式;
采用這種時鐘恢復方式后,由于CDR能跟蹤數據中的 一 部分低頻抖動,所以數據傳輸 中增加的低頻抖動對于接收端采樣影響不大,因此更適于長距離傳輸。(不過由于受到環路 濾波器帶寬的限制,數據線上的高頻抖動仍然會對接收端采樣產生比較大的影響。)
采用嵌入式時鐘的缺點在于電路的復雜度增加,而且由于數據編碼需要一些額外開銷,降低了總線效率。
隨著技術的發展,一些對總線效率要求更高的應用中開始采用另一種時鐘分配方式,即前向時鐘(ForwardClocking)。前向時鐘的實現得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成,而且不會增加抖動。
一個前向時鐘的典型應用,總線仍然有單獨的時鐘傳輸通路,而與傳統并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓練的過程,接收端的DLL在訓練過程中可以根據每條鏈路的時延情況調整時延,從而保證每條數據線都有充足的建立/保持時間。 數字通信的帶寬表征為:bit的傳輸速率;陜西數字信號測試代理商
數字 信號處理系統的基本組成;HDMI測試數字信號測試眼圖測試
簡單的去加重實現方法是把輸出信號延時一個或多個比特后乘以一個加權系數并和 原信號相加。一個實現4階去加重的簡單原理圖。
去加重方法實際上壓縮了信號直流電平的幅度,去加重的比例越大,信號直流電平被壓縮得越厲害,因此去加重的幅度在實際應用中一般很少超過-9.5dB。做完預加重或者去加重的信號,如果在信號的發送端(TX)直接觀察,并不是理想的眼圖。圖1.31所示是在發送端看到的一個帶-3.5dB預加重的10Gbps的信號眼圖,從中可以看到有明顯的“雙眼皮”現象。 HDMI測試數字信號測試眼圖測試
深圳市力恩科技有限公司主營品牌有克勞德,發展規模團隊不斷壯大,該公司貿易型的公司。公司是一家有限責任公司企業,以誠信務實的創業精神、專業的管理團隊、踏實的職工隊伍,努力為廣大用戶提供***的產品。公司始終堅持客戶需求優先的原則,致力于提供高質量的實驗室配套,誤碼儀,協議分析儀,矢量網絡分析儀。力恩科技以創造***產品及服務的理念,打造高指標的服務,引導行業的發展。